各位版上的前輩們好
小弟是應屆四大碩畢業
論文研究主要使用Python和MATLAB進行數據視覺化 課堂有學過Linux平台然後懂一點點C語言
最近收到某網通IC廠的面試邀請
職位是數位IC DV
但爬了文
大概知道是在做測試平台和建立自動化程式驗證產品
主要是制定計畫提高IC設計的可靠度
然後要熟悉Verilog和System Verilog coding
面試可能會問一些計算機導論的東西
不知道這個方向的理解有沒有錯誤或是對於準備上有沒有前輩能給與指點 謝謝!!!
各位版上的前輩們好
小弟是應屆四大碩畢業
論文研究主要使用Python和MATLAB進行數據視覺化 課堂有學過Linux平台然後懂一點點C語言
最近收到某網通IC廠的面試邀請
職位是數位IC DV
但爬了文
大概知道是在做測試平台和建立自動化程式驗證產品
主要是制定計畫提高IC設計的可靠度
然後要熟悉Verilog和System Verilog coding
面試可能會問一些計算機導論的東西
不知道這個方向的理解有沒有錯誤或是對於準備上有沒有前輩能給與指點 謝謝!!!