** 華為最新麒麟 9050 Pro 晶片照曝光！兩層 Die 垂直堆疊，尺寸再縮小 **

**

**快訊重點**
華為近日披露其最新旗艦手機晶片「麒麟 9050 Pro」，首度公開雙層 Die 垂直堆疊的晶片影像。兩個尺寸相同的 11.13 mm × 10.84 mm Die 分別採用中芯國際 N+3 與 N+2 製程，整體面積約 120.65 mm²，顯示出比前一代 9030S 更小、更高的製程密度。專家指出，藉由「邏輯折疊」技術將運算邏輯與 SRAM、快取記憶體分散於不同矽層，可在不完全依賴先進製程微縮的情況下提升晶片整體運算密度。

**核心分析**
從 Die Shot 可見，Logic Die 與 SRAM Die 垂直堆疊，利用細間距垂直互連將訊號傳輸路徑縮短，電晶體密度提升至 238 MTr/mm²，總電晶體數量達 158.8 億顆，遠超同類 9030 的 112 MTr/mm²。雖然單一 Die 的良率可能因尺寸縮小而提升，但整體封裝良率仍受限於雙層堆疊技術與高精度對位需求。若能順利實現在旗艦手機 Pro Max 與 RS 版，麒麟 9050 Pro 在能效與性能上可能突破現有蘋果 A18 Pro 與 Google Tensor G6，為華為手機在高端市場重塑競爭力。

**市場觀點**
– **投資人觀察**：部分投資者認為晶片技術突破將提升華為手機在全球高端市場的市場份額，對營收產生正面拉動；但同時擔心雙層堆疊可能導致封裝成本上升與良率不確定。
– **業界評論**：半導體分析師指出，「邏輯折疊」技術若能在商用化前解決製程與封裝挑戰，將為中國半導體產業帶來突破；同時也預期此技術將引發其他手機廠商加速自研或合作。
– **消費者聲音**：社群媒體對於新晶片的性能優勢表示興奮，但對於是否能在實際手機中體現提升仍保持觀望。

總體而言，麒麟 9050 Pro 的公布不僅顯示華為在晶片研發上不斷進取，也為華為在全球手機市場的競爭態勢帶來新變數。投資者與業界將持續關注其在實際產品中的應用與市場表現。

（原文連結：）